반도체의 대량생산 및 테스트 비용을 최소화하는 반도체 패키지 테스트
출원번호
1020180025672
등록번호
1020962330000
권리구분
특허권
권리기간
2018-03-05 ~ 2038-03-05
문의처
041-540-5241
기관의 인기특허
기술 정보
발명명칭
병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법
기술분야
반도체 패키지 테스트 장치
거래방식
#특허판매#노하우#라이선스#연구협력
매도가격
가격 협의
문의처
041-540-5241
기술 소개
기술 요약
- 본 발명은 반도체 테스트에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 테스트 단계에서 테스트되는 반도체 소자의 수를 늘릴 수 있는 병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법에 관한 것이다.
- 이와 같은 목적을 달성하기 위하여 본 발명에 따른 병렬 테스트에 적합한 반도체 패키지 테스트 시스템은 자동 테스트 장치(Automatic Test Equipment: ATE);반도체 패키지(Device Under Test: DUT)를 수용하고, 상기 수용된 반도체 패키지가 상기 자동 테스트 장치(ATE)와 전기적으로 연결되도록 하여 상기 자동 테스트 장치(ATE)로부터 생성되는 테스트 패턴 신호가 상기 반도체 패키지에 인가되도록 하는 인터페이스 보드; 및 상기 자동 테스트 장치에 상기 반도체 패키지(Device Under Test: DUT)를 자동으로 공급하고 상기 자동 테스트 장치의 검사 결과에 따라 상기 반도체 패키지를 이송하는 테스트 핸들러를 포함하며, 상기 인터페이스 보드는 라우터와 네트워크 인터페이스를 구비하는 네트워크 온 칩(NOC)을 기반으로 하며 반도체 패키지가 복수개 인터커넥트 되게 하며, 네트워크 온 칩의 패킷 응답 전송 경로 상에 있는 라우터 내에서 각 테스트 결과를 누적한 새로운 응답 패킷을 생성하고 이를 포워딩함으로써 병목 현상을 해결한다.
매도/수 절차
절차과정